1. Un sistem de calcul capabil sa execute mai multe instructiuni este alcatuit din:

a) Memorie, unitate de executie, unitate de instructiuni

b) Memorie, unitate de control,registru de date

c) Memorie, unitate de executie, unitate de control

d) Unitate de executie, unitate de instructiuni si program counter

e) Memorie, registru de instructiuni, unitate de control

2. Registrul PC din masina IAS este:

a) Un registru numarator cu incrementare care contine adresa urmatoarei instructiuni

b) Un registru numarator cu incrementare care contine adresa instructiunii curente

c) Un registru numarator cu decrementare care contine adresa instructiunii curente

d) Un registru numarator cu decrementare care contine adresa urmatoarei instructiuni

e) Un registru care contine adresa precedentei instructiuni

3. Registrul DR are urmatorul rol in masina IAS:

a) DR: registru de date, preia date de la IR

b) DR: registru de date, preia date de la PC

c) DR: registru de date, preia date de la AR

d) DR: registru general de date, operand ALU

4. Registrul AC are urmatorul rol in masina IAS:

a) AC: registru acumulator, operand ALU, stocheaza ultimul rezultat ALU

b) AC: registru acumulator, conectat la DR

c) AC: registru acumulator, preia date de la PC

d) AC: registru acumulator, furnizeaza date catre AR

e) AC: registru acumulator, preia date de la IR

5. Registrul IR are urmatorul rol in masina IAS:

a) IR: registru instructiune, conectat la AR, furnizeaza informatia OPCODE

b) IR: registru instructiune, pe baza caruia se obtin prin decodificare semnalele de control

c) IR: registru instructiune, furnizeaza informatia opcode catre DR

d) IR: registru instructiune, preia informatia opcode a instructiunii curente de la DR

e) IR: registru instructiune, pe baza caruia se obtin prin codificare semnalele de control

6. Registrul AR are urmatorul rol in masina IAS:

a) AR: registru de adrese, mentine stabila adresa memoriei in ciclul curent de accesare a acesteia

b) AR: registru de adrese, furnizeaza adresa locatiei curente de memorie catre PC

c) AR: registru de adrese, furnizeaza catre AC adresa care trebuie accesata din memorie

d) AR: registru de adrese, preia de la PC adresa care trebuie accesata din memorie

7. In timpul stagiului Fetch intr-o masina IAS au loc urmatoarele actiuni, in ordine:

a) AR<- PC; DR<-Mem[AR];PC<-PC+1;IR<-DR[opcode];

b) PC<-PC+1;IR<-DR[opcode];AR<-PC;DR<-Mem[AR];

c) IR<-DR[opcode]; AR<-PC; DR<-Mem[AR]; PC<-PC+1;

d) DR<-Mem[AR]; AR<-PC; PC<-PC+1; IR<-DR[opcode];

8. In timpul stagiului Execute intr-o masina IAS, instructiunea Load X presupune urmatoarele actiuni, in ordine:

a) DR<-Mem[AR]; AR<-DR[address]; AC<-DR;

b) AR<-Mem[DR]; AR<-DR[address]; AC<-DR;

c) AR<-DR[address]; DR<-Mem[AR]; AC<-DR;

d) DR<-Mem[AR]; AR<-DR[address]; AC<-DR;

9. Adresarea imediata este caracterizata de:

a) Incarcarea unei valori intr-un registru; valoarea si registrul sunt variabile si trebuie specificate in instructiune

b) Incarcarea unei valori intr-un registru; valoarea este fixa, registrul poate fi oricare si se specifica in instructiune

c) Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune

d) Incarcarea unei valori intr-un registru; ambele fiind fixe si codificate direct in hardware

10. Adresarea directa este caracterizata de:

a) Incarcarea unei valori intr-un registru; valoarea este fixa, registrul poate fi oricare si se specifica in instructiune

b) Incarcarea unei valori intr-un registru; registrul este variabil, specificat in instructiune iar valoarea depinde de tipul registrului

c) Incarcarea unei valori intr-un registru; registrul este fix, valoarea poate fi oricare si se specifica in instructiune

d) Incarcarea unei valori intr-un registru; valoarea si registrul sunt specificate in instructiune

11. Adresarea indirecta este caracterizata de:

a) Incarcarea unei valori intr-un registru; valoarea este folosita pentru a accesa memoria iar registrul este cel specificat in instructiune

b) Incarcarea unei valori intr-un registru; registrul este folosit pentru a accesa memoria iar valoarea este cea specificata in instructiune

c) Incarcarea unei valori intr-un registru; valoarea si registrul sunt specificate direct in instructiune

d) Incarcarea unei valori intr-un registru; valoarea si registrul provin din memorie si sunt specificate indirect in instructiune

12. Adresarea absoluta este caracterizata de:

a) Adresa specificata va fi utilizata in mod direct pentru accesul la memorie

b) Adresa specificata se aduna la valoarea fixa pentru a se obtine adresa de memorie ce va fi accesata

c) Adresa specificata reprezinta un pointer catre o locatie din memorie care contine adresa ce va fi accesata

d) Adresa specificata reprezinta un pointer catre o locatie din memorie care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata

13. Adresarea relativa este caracterizata de:

a) Adresa specificata va fi utilizata in mod direct pentru accesul la memorie

b) Adresa specificata se aduna la o alta valoare pentru a se obtine adresa din memorie ce va fi accesata

c) Adresa specificata reprezinta un pointer catre o locatie din memorie, care contine o valoare ce va fi adunata la o alta valoare pentru a fi obtinuta adresa din memorie ce va fi accesata

d) Adresa specificata reprezinta un pointer catre o locatie din memorie care contine adresa ce va fi accesata

14. Inlantuirea instructiunilor intr-un program este asigurata de:

a) Registrul PC care preia adresa calculata a urmatoarei instructiuni sau o genereaza

prin incrementare

b) Registrul IR care contine adresa calculata a urmatoarei instructiuni

c) Registrul AR care calculeaza adresa din memorie a urmatoarei instructiuni

d) ALU, care decodifica instructiunea curenta

15. Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod implicit:

a) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de

catre ALU

b) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul DR

c) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR

d) Cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU

16. Adresa urmatoarei instructiuni care va fi executata poate fi generata in mod explicit:

a) Cu ajutorul registrului AR prin incrementare sau calculul adresei de catre ALU

b) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori furnizate de catre ALU

c) Cu ajutorul registrului PC prin incrementare sau preluarea unei valori din registrul IR

d) Prin specificarea acesteia in codul instructiunii curente, furnizat de IR

17. Arhitectura unei unitati de control cablat presupune:

a) Codificarea directa in hardware a registrului DR, cu ajutorul ALU, rezultand semnalele de control

b) Decodificarea directa in hardware a registrului IR, rezultand semnalele de control

c) Decodificarea instructiunilor de catre un automat secvential pe baza carora vor fi generate semnalele de control

d) Decodificarea registrului IR, pe baza careia un automat secvential va produce semnalele de control

18. Controlul cablat are urmatoarele carcacteristici:

a) Este optim din pct de vedere al costurilor dar nu si al performantei

b) Este mai degraba lent cu costuri suboptimale desi testarea sa este facila

c) Este inflexibil, orice schimbare presupune modificari hardware

d) Nu implica cunostinte de design hardware

19. Controlul microprogramat presupune:

a) Accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, pe baza carora un automat secvential va produce semnalele de control

b) Accesul unei memorii pe baza informatiei din AR si decodificarea semnalelor de control

c) Accesul unei memorii pe baza informatiei din IR si decodificarea informatiilor, fiind rezultate semnalele de control

d) Decodificarea software a registrului IR, rezultand semnalele de control

20. Controlul microprogramat are urmatoarele caracteristici:

a) Prezinta flexibilitate, fiind bazat pe un program binar care poate fi modificat fara a fi efectuata implementarea hardware

b) Este mai degraba lent, cu costuri suboptimale, desi testarea sa este greoaie

c) Este cea mai performanta metoda de implementare, viteza nefiind afectata de accesele la memorie

d) Este inflexibil, fiind bazat pe un program binar care nu poate fi modificat fara a afecta implementarea hardware

21. Prin termenul firmware se intelege:

a) Microprogramul continut de memoria de control dintr-un sistem

b) Totalitatea programelor continute de memoria unui sistem de calcul

c) O parte a programelor continute de memoria unui sistem de calcul

d) Microprogramul continut de memoria unui sistem de calcul

22. O tranzactie pe magistrala este realizata prin urmatorii pasi:

a) Identificarea perifericelor care solicita rolul de bus master pe magistrala, pt a opera ulterior un transfer de date

b) Transferul propriu zis de date cu un periferic, fără a interoga starea acestuia

c) Identificarea dispozitivului partener prin trimiterea adresei și transferul de date propriu zis

d) Identificarea perifericelor care sunt libere la moment dat pentru a opera ulterior un transfer de date

23. Termenul split transaction se refera la:

a) Împărțirea magistralei în două zone distincte de request și reply atunci când pe magistrală pot exista mai multe periferice cu rol de bus master

b) Împărțirea tranzactiei în două faze distincte de request și reply atunci când pe magistrală pot exista mai multe periferice cu rol de bus master

c) Împărțirea perifericelor în două tipuri, master și slave urmând ca doar cele cu rol de master să participe la tranzacție

d) Împărțirea perifericelor în două tipuri, master și slave urmând ca doar cele cu rol de slave să participe la tranzacție

24. Arbitrarea pe magistrala este necesara deoarece:

a) Prea multe periferice pot supraincarca magistrala

b) Mai multe periferice pot fi conectate simultan la aceeasi magistrala

c) Mai multe periferice pot primi simultan date de la aceeasi sursa de pe magistrala

d) Mai multe periferice pot solicita simultan acces la aceeasi magistrala

25. Referitor la daisy chaining se poate afirma ca:

a) Este o metoda de arbitrare de inalta performanta si complexitate

b) Este o metoda de arbitrare care permite mai multor periferice sa scrie simultan pe

magistrala

c) Este o metoda de arbitrare in care semnalul Bus_grant se propaga prin perifericele

legate in lant pana la primul periferic care solicita magistrala

d) Este o metoda de arbitrare care asigura accesul echitabil la magistrala

e). Este o metoda de arbitrare care NU asigura accesul echitabil la magistrala

26. Referitor la polling se poate afirma ca:

a) Este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pzoitionarea semnalului comun Bus_grant

b) Este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_request

c) Este o metoda de arbitrare in care perifericele sunt adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pzoitionarea semnalului comun Bus_busy

d) Este o metoda de arbitrare care **NU poate** asigura accesul echitabil la magistrala

e). Este o metoda de arbitrare care asigura accesul echitabil la magistrala

27. Referitor la independent requesting se poate afirma ca:

a) Este o metoda de arbitrare in care arbitrul interogheaza individual fiecare periferic in mod secvential

b) Este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request, Bus_grant si Bus_busy

c) Este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_grant; Bus_busy este comun

d) Este o metoda de arbitrare in care fiecare periferic este conectat la arbitru prin semnale proprii Bus_request si Bus_busy; Bus_grant este comun

28. Termenul intrerupere/intreruperi se refera la:

a) Un mecanism prin care CPU solicita servicii din partea dispozitivelor periferice

b) Un mecanism prin care CPU interogheaza succesiv dispozitivele periferice pentru a

stabili daca exista vreo solicitare de servicii din partea sa

c) Un mecanism prin care dispozitivele periferice solicita servicii din partea CPU

d) Un mecanism prin care dispozitivele periferice interogheaza succesiv CPU pentru a

stabili daca este disponibil pentru servicii din partea lor

29. In cazul intreruperilor vectorizate se poate spune ca:

a) Cererile de întrerupere sunt trecute printr-un registru de mascare și apoi Ajung într un codificator care poziționează semnalul Interrupt_request si genereaza adresa rutinei de tratare a intreruperii deservite

b) Cererile de întrerupere Ajung direct într un codificator care poziționează semnalul Interrupt_request si genereaza adresele tuturor rutinelor de tratare a intreruperilor

c) Cererile de întrerupere sunt trecute printr-un registru de mascare care poziționează semnalul Interrupt_request si genereaza adresa rutinei de tratare a intreruperii deservite

d) Cererile de întrerupere sunt trecute printr-un registru de mascare și apoi Ajung într un codificator care poziționează semnalul Interrupt_request si genereaza adresa rutinei de tratare a intreruperii deservite (//e la fel ca si a)

30. In proiectul lui Wilkes, fiecare linie de iesire din codificator are rolul urmator:

a) Participa la generarea semnalelor de control

b) Patricipa la generarea adresei urmatoarei microinstructiuni

c) Reprezinta microprogramul aflat in executie

d) Reprezinta o subrutina a microprogramului aflat in executie

31. Intr- o microinstructiune, campul de control este:

a) O functie logica pe baza careia se genereaza semnalele de control

b) O modalitate de a verifica buna functionare a microprogramului aflat in executie

c) O reprezentare a semnalelor de control

d) O codificare a tipului de microinstructiuni

32. Intr-o microinstructiune campul de selectie este:

a) O functie logica pe baza careia se selecteaza dispozitivele periferice de pe o

magistrala

b) O selectie a diferitelor microinstructiuni de salt

c) O codificare a adreselor microinstructiunilor dintr-un microprogram selectat

d) O codificare a semnalelor de selectie

33. Arhitectura unei unitati de sontrol de tip microprogramat include:

a) Un registru numit “micro Program Counter” care furnizeaza adresa urmatoarei

microinstructiuni catre memoria de control

b) Un registru numit “micro Instruction Register” care preia adresa microinstructiunii

urmatoare de la registrul “micro Program Counter”

c) O memorie de control care furnizeaza informatie catre registrul “micro Program Counter”

d) Un registru numit “micro Instruction Register” care furnizeaza microinstructiunea catre memoria de control

34. In general, o instructiune contine urmatoarele campuri:

a) O zona specifica unui cod de operatie(opcode) si o zona mai generala de date/adrese

b) O zona specifica de date si o zona mai generala de adrese

c) O zona specifica unui cod de operatie(opcode) si un parametru folosit la calculul adreselor

d) O zona specifica de adrese si o zona mai generala de date

35. In procesorul DLX, incrementarea registrului PC are loc in stagiul:

a) EX

b) MEM

c) ID

d) IF

36. In procesorul DLX, scrierea in registri are loc in stagiul:

a) EX

b) ID

c) WB

d) MEM

37. Fata de varianta fara pipeline, acelasi procesor cu pipeline promite o accelerare teoretica:

a) Mai mare dar limitata de numarul de instructiuni care pot fi executate simultan

b) Mai mare dar limitata de dimenziunea memoriei principale

c) Care tinde catre numarul de stagii pipeline

d) Mai mare decat numarul de stagii pipeline

38. Atunci cand o resursa hardware este expusa unor accese multiple, simultan, care nu sunt suportate, vorbim despre:

a) Hazard hardware

b) Hazard de control

c) Hazard structural

d) Hazard de date

39. Hazardul de date apare atunci cand:

a) ALU este accesat simultan de mai multe instructiuni

b) Registrul PC este accesat de o instructiune de salt

c) Aceeasi adresa de memorie este accesata simultan de mai multe instriuctiuni

d) Ordinea accesului la operanzi este schimbata in pipeline

40. Hazardul de control apare atunci cand:

a) In pipeline se executa o instructiune de control conditionat iar conditia este evaluata ca fiind adevarata

b) In pipeline se executa succesiv 2 instructiuni de control conditionat si nu exista inca certitudinea executiei celei de-a doua

c) In pipeline se executa o instructiune de control conditionat iar conditia este evaluata ca fiind falsa

d) In pipeline se executa o instructiune de control conditionat si nu exista inca certitudinea adresei urmatoarei instructiuni

MINIMIZAREA DIMENSIUNII H SE REALIZEAZA PRIN:

a).compactarea mai multor operatii neconflictuale intr-o singura microinstructiune in secvente de cod fara salturi
b).paralelizarea mai multor operatii conflictuale in secvente de cod care nu includ salturi
c).compactarea mai multor operatii neconflictuale intr-o singura microinstructiune in secvente de cod care include salturi
d).paralelizarea mai multor operatii conflictuale in secvente de cod care includ salturi

2. TERMENUL MEMORY-MAPPED I/O SE REFERA LA:

a).un mechanism de alocare a adreselor in memorie

b).folosirea de spatii de adrese diferite pentru memorie si periferice

c).existenta unor instructiuni speciale prin care dispozitivele periferice acceseaza memoria

d).folosirea aceluiasi spatiu de adrese pentru memorie si periferice

3. PORT-MAPPED I/O SAU I/O-MAPPED I/O :

-comunicare prin porturi, prin instructiuni speciale pentru periferice; perifericele folosesc spatii de memorie separate de main memory; semnale(flags) dedicate perifericelor

4. PRIN MECANISMUL DMA SE REALIZEAZA:

a).transferul de date intre CPU si memorie fara participarea perifericelor

b).transferul de date intre periferice si memorie cu participarea CPU

c).transferul de date intre periferice si memorie fara participarea CPU

d).interconectarea perifericelor direct la memoria sistemului

5. OPRIREA PIPELINEULUI ESTE O MASURA UTILIZATA PENTRU EVITAREA:

a).hazardului de date

b).hazardului structural

c).hazardului de control

d).cresterea performantei, atunci cand ordinea de executie a instructiunilor este neclara

6. OPTIMIZAREA MEMORIEI DE CONTROL PRESUPUNE:

a).utilizarea de algoritmi pentru determinarea instructiunilor similar sau identice

b).obtinerea unui program care sa aiba un numar minim de instructiuni de salt

c).optimizarea parametrilor w si h, adica utilizarea unor formate codificate pentru microinstructiuni si compactarea microcodului

d).utilizarea unor formate codificate pentru optimizarea adreselor de salt

7. ARBITRAREA PE MAGISTRALA ESTE NECESARA DEOARECE:

a).mai multe periferice pot fi conectate simultan la magistrale diferite

b).mai multe periferice pot solicita simultan rolul de bus master

c).mai multe periferice pot primi simultan date de la aceeasi sursa

d).prea multe periferice pot supraincarca magistrala

8. INTR-UN PROCESOR CU PIPELINE:

a).toate stagiile pipeline sunt simultan active

b).in fiecare stagiu se fac operatii ALU

c).stagiile pipeline se activeaza succesiv

d).in fiecare stagiu se fac accese la memorie

9. INTR-O MICROINSTRUCTIUNE, CAMPUL DE ADRESA ESTE:

a).o codificare a adreselor microinstructiunilor dintr-un microprogram aflat in executie

b).o codificare a adreselor din multiplexorul conditiilor externe

c).o codificare a adreselor semnalelor de control

d).adresa urmatoarei microinstructiuni care va fi executata, daca microinstructiunea curenta este de salt

10. HAZARDUL DE CONTROL ADUCE O PENALITATE DE:

a). 2 cicluri de tact daca evaluarea noii valori a PC se face in stagiul EX

b). 1 ciclu de tact daca evaluarea conditiei se face in stadiul ID iar noua valoare a PC este disponibila in stagiul ID

c). 3 cicluri de tact daca evaluarea conditiei se face in stagiul EX iar noua valoare a PC este disponibila in stagiul MEM

d). 2 cicluri de tact daca evaluarea noii valori a PC se face in stagiul MEM

11. DESPRE DEVICE DRIVERS SE POATE SPUNE CA:

a).reprezinta un mecanism prin care perifericele transmit comenzi catre spatiul de memorie al sistemului

b).reprezinta un nivel software prin care perifericele pot fi accesate direct de catre utilizator

c).sunt module software care gestioneaza resurse hardware

d).sunt module hardware care gestioneaza resurse software

12. TERMENUL POLLING IN CAZUL INTRERUPERILOR PRESUPUNE:

a).interogarea unei rutine ISR specifice pentru stabilirea autorului cererii de intrerupere

b).interogarea unei rutine ISR generice pentru stabilirea autorului cererii de intrerupere

c).interogarea succesiva a perifericelor pentru stabilirea autorului cererii de intrerupere

d).transferul succesiv al controlului catre perifericele care pot cere intreruperi

14. IN TIMPUL STAGIULUI EXECUTE INTR-O MASINA IAS, OPERATIA STORE X PRESUPUNE URMATOARELE ACTIUNI, IN ORDINE:

IN TIMPUL STAGIULUI EXECUTE INTR-O MASINA IAS, OPERATIA STORE X PRESUPUNE URMATOARELE ACTIUNI, IN ORDINE:

- ○ a. AR<-DR[address]; Mem[AR]<-DR; DR<-AC;
- ◉ b. AR<-DR[address]; DR<-Mem[AR]; AC<-DR;
- ○ c. AR<-DR[address]; DR<-AC; Mem[AR]<-DR;
- ○ d. AR<-Mem[DR]; AR<-DR[address]; AC<-DR;

Clear my choice

c). CORECT

15. REFERITOR LA ARBITRAREA PRIN POLLING SE POATE AFIRMA CA:

- ☐ a. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_busy
- ☐ b. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_grant
- ☑ c. este o metoda de arbitrare in care perifericele sint adresate secvential de catre arbitru; perifericul care solicita magistrala raspunde prin pozitionarea semnalului comun Bus_request
- ☑ d. este o metoda de arbitrare care asigura accesul echitabil la magistrala

a), d) corect

16. TERMENUL SINGLE LINE INTERRUPT PRESUPUNE:

- ○ a. interconectarea perifericelor in maniera "polling" pentru stabilirea ordinii de interogare si a identificarii autorului cererii de interupere
- ◉ b. stabilirea ordinii de interogare si a identificarii autorului cererii de interupere prin executarea unei rutine unice
- ○ c. interconectarea perifericelor in maniera "daisy-chaining" pentru stabilirea ordinii de interogare si a identificarii autorului cererii de interupere
- ○ d. interconectarea perifericelor in maniera "independent requesting" pentru stabilirea ordinii de interogare si a identificarii autorului cererii de interupere

b) corect

17. TERMENUL PIPELINING REPREZINTA :

- a. o tehnica de paralelizare a executiei instructiunilor de catre CPU in aceleasi stagii
- b. o tehnica de fragmentare a executiei programelor in mai multe instructiuni de catre CPU
- c. o tehnica de optimizare a executiei programelor cu mai putine instructiuni de catre CPU
- d. o tehnica de paralelizare a executiei instructiunilor de catre CPU in stagii diferite

A sau d). corect

18. TERMENUL I/O-MAPPED I/O SE REFERA LA:

- a. un mecanism prin care dispozitivele periferice acceseaza memoria sistemului
- b. un mecanism de alocare a adreselor catre periferice
- c. un mecanism prin care spatiul de memorie al perifericelor se suprapune cu cel al memoriei sistemului
- d. perifericele folosesc un spatiu propriu de memorie iar dialogul intre CPU si periferice se face prin instructiuni speciale

d). corect

19. PRIN ACOPERIRE MCC MINIMALA SE INTELEGE:

PRIN ACOPERIRE MCC MINIMALA SE INTELEGE:

- a. setul de semnale de control care include toate semnalele de control mutual exclusive
- b. setul de semnale de control care nu include semnalele de control compatibile
- c. setul maxim de clase de semnale de control compatibile care include toate semnalele de control
- d. setul minim de clase de semnale de control compatibile care include toate semnalele de control

d). correct

EXERCITII:

1.

SE CONSIDERA CAZUL UNUI PROCESSOR CU PIPELINE FARA FORWARDING/BYPASSING.

PENTRU SECVENTA DE COD DE MAI JOS SELECTATI AFIRMATIILE ADEVARATE:

```
LW R0, 0(R0)
ADD R0, R0, R0
LW R1, 1(R1)
ADD R1, R1, R1
```

- [ ] a. Trebuie introduse 3 cicluri de stall
- [x] b. Codul poate fi rearanjat incat sa fie necesar 1 ciclu de stall
- [ ] c. Trebuie introduse 2 cicluri de stall
- [x] d. Trebuie introduse 4 cicluri de stall

B d corect

2.

URMATOAREA SECVENTA DE COD TREBUIE IMPLEMENTATA INTR-O UNITATE DE CONTROL MICROPROGRAMATA. UN SINGUR SUMATOR/SCAZATOR ESTE DISPONIBIL. CARE DINTRE AFIRMATIILE DE MAI JOS SINT ADEVARATE:

```
If F=1 then begin A = B + C; D = E + F; end;
        else  begin A = B - C; D = E – F; end;
G = A + D;
```

A1. este necesar saltul neconditionat
A2. campul CS va fi reprezentat pe 1 bit
A3. sunt necesare cel putin 6 microinstructiuni
A4. campul de adresa va contine cel mult 2 biti
A5. campul CS va fi reprezentat pe 2 biti
A6. sunt necesare cel mult 5 microinstructiuni
A7. campul de adresa va contine 3 biti sau mai multi
A8. nu este necesar saltul neconditionat

- [ ] a. A2,A8
- [ ] b. A1,A5
- [ ] c. A3,A7
- [ ] d. A4,A6

B si c ?

3.

O MASINA ARE UN SET DE 128 DE INSTRUCTIUNI, 32 REGISTRI SI INSTRUCTIUNI PE 32 DE BITI. FIECARE INSTRUCTIUNE CONSTA DIN OPCODE, UN OPERAND REGISTRU SI DOI OPERANZI PENTRU ACCESAREA MEMORIEI. CATI BITI VOR CORESPUNDE OPERANZILOR PENTRU ACCESAREA MEMORIEI?

- a. 12
- b. 20
- c. 32
- d. 22

128 instructiuni => opcode pe 7 biti 2^7

32 registri => campu de registru pe 5 biti 2^5

Deci 7+5=12, 32-12= 20 => b) corect

4.

O MASINA ARE 42 DE REGISTRI SI 15 INSTRUCTIUNI DIFERITE, CARE SE COMPUN DIN OPCODE SI DOI OPERANZI REGISTRU. CATI BITI VA CONTINE FIECARE INSTRUCTIUNE?

- a. 10
- b. 8
- c. 12
- d. 16

Pentru registrii 6 biti

Pentru opcode 4 biti

O instructiune are 4 + 2*6 = 4 + 12=16 => d) corect